Powerofdreams

Elektronik sistemlerin karmaşıklığının artması tasarım yöntemlerinin de gelişmesini gerektirmiştir. Bu sebeple, geleneksel "kağıt ve kalem kullanarak tasarımı yap" ve "devreyi kurarak denemeleri yap" yöntemlerinin yerini "tanımla ve sentezle" yöntemler almıştır.Donanım Tanımlama Dilleri'nin (Hardware Description Languages : [HDL]s "tanımla ve sentezle" yönteminde önemli bir rolü vardyr. [HDL]s bir elektronik sistemi tanımlanmasında, test edilmesinde ve sentezlenmesinde kullanlırlar. Pek çok donanım tanımlama dillerinin arasynda VHDL (Very High Speed Integrated Circuit Hardware Description Language ) en yaygın kullanılanlardandır..
VHDL in özellikleri aşağıdaki gibidir:
• Tasarımlar hiyerarşili şekilde bileşenlerine ayrılabilir. • Her bir tasarım elemanı iyi tanymlı bir arayüze ve hatasız davranışsal tanımlamaya sahip olmalıdır. . • Uyumluluk, zamanlama ve saatle denetim modellenebilir. VHDL senkron ve asenkron ardışıl devre yapılarını gerçekleyebilir.İşlemlerin ve zaman davranışının simulasyonu yapılabilir.

VHDL İle Programlama

VHDL ile programlama üç temel yapıdan oluşur;
Entity(Bir modülün her türlü giriş çıkış baglantılarının tanımlandığı bölümdür.) Mimari(Architecture)(Giriş çıkışlar arasında ilişkilerin tanımlandığı bölümdür.) Paketler(Paketlerin kullanılmasındaki amaç, iki veya daha fazla birim tarafından ortak olarak kullanılan elemanları birarada toplamaktır.

• Entity: Bir tümleşik devrenin giriş ve çıkış portlarının ayarlanmasını sağlar.

entity example_xor is -- Bu bir tanımlama satırıdır!!!
port (a,b:in bit; -- Koyu renkle yazılan kelimeler
c:out bit); -- Yazım kuralıdır...
end entity

• Architecture: Dizayn edilen Entity'nin ara bağlantılarını ve davranışını belirler. Ayrıca "Concurrent" bir işleyişi vardır. Yani C veya C++ gibi işlemler sırayla olmaz. Tüm işlemler aynı anda olur.

architecture my_arch of example_xor is
begin
c <= a xor b
end my_arch

• Paketler:

package body ÖR_PK is
procedure BIR_ARTIRICI (variable veri : inout INT8) is
begin
if (sayy >= MAKSIMUM) then
sayy := SIFIR;
else
sayy := sayy+1;
endif;
end BIR_ARTIRICI;
end ÖR_PK;